FPGA怎么使幾個(gè)頂層模塊變成一個(gè)頂層模塊？打造頂級(jí)頂級(jí)。五、 將原來的三個(gè)模塊作為子模塊。直接呼叫。模塊頂部（………）BUFG dco1uclk（.I（Iuad1udco），.O（Wusysuclk

FPGA怎么使幾個(gè)頂層模塊變成一個(gè)頂層模塊？

打造頂級(jí)頂級(jí)。五、 將原來的三個(gè)模塊作為子模塊。

直接呼叫。

模塊頂部（

…

…

…

）

BUFG dco1uclk

（

.I（Iuad1udco），

.O（Wusysuclk）

BUFG dco2uclk

（

.I（Iuad2udco），

.O（Wuad2udco）

）

BUFG dco3uclk

（

.I（Iuad3udco），

.O（Wu3udco

endmodule設(shè)計(jì)是指根據(jù)電路的不同功能對電路進(jìn)行分層設(shè)計(jì)，如MP3播放器，大致可分為電源模塊、存儲(chǔ)模塊、顯示模塊、按鍵模塊、解碼模塊、USB接口模塊、，然后根據(jù)這些模塊進(jìn)行進(jìn)一步的具體設(shè)計(jì)

子模塊1和子模塊2是定義的兩個(gè)子模塊，頂層是頂層。然后子模塊之間的連接可以通過導(dǎo)線連接。頂層的輸入和輸出也連接到子模塊中。這是一般的，當(dāng)然也有特殊的，比如雙向io。模件頂部（in1，out1）輸入in1輸出輸出1導(dǎo)線awire bsub模件1 usub1（.a（a），.b（b），.d（in1））sub模件2 uSub2（。A（A），。B（B），。E（out1））endmodule

原理圖是生成頂級(jí)文件的方法，但不是唯一的方法。硬件描述語言也可以用來描述頂層實(shí)體。如果用VHDL描述某些模塊，它們之間必然存在連接關(guān)系。如果使用組件實(shí)例化語句來描述每個(gè)模塊的連接關(guān)系，那么頂層描述就完成了。