能實(shí)現(xiàn)“線與”的邏輯門電路是什么？線路與邏輯，即兩個(gè)輸出（包括兩個(gè)以上）可以直接互聯(lián)，實(shí)現(xiàn)“與”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中，需要將多個(gè)門的輸出端并聯(lián)起來。然而，TTL門的輸出端不能直接并聯(lián)。否

能實(shí)現(xiàn)“線與”的邏輯門電路是什么？

線路與邏輯，即兩個(gè)輸出（包括兩個(gè)以上）可以直接互聯(lián)，實(shí)現(xiàn)“與”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中，需要將多個(gè)門的輸出端并聯(lián)起來。然而，TTL門的輸出端不能直接并聯(lián)。否則，由于低阻抗，在這些柵極的輸出管之間會形成較大的短路電流（澆注電流），器件將被燒毀。在硬件上，它可以通過OC門或三態(tài)門（st門）來實(shí)現(xiàn)。用OC門實(shí)現(xiàn)線路和時(shí)，在輸出端同時(shí)加一個(gè)上拉電阻

基本邏輯門電路原理

優(yōu)先原則：電壓降大的人優(yōu)先開啟

3V以上為高電平，1為1，0.7V以下為低電平，使用0

和門邏輯電路

虛擬圖中的二極管導(dǎo)通壓降為0.7V。

如果a、B和C端子的高電平和低電平分別為3V和0V。當(dāng)a、B和C中至少有一個(gè)處于低電平（0V）時(shí)，加上二極管的導(dǎo)通壓降，輸出電壓f為0.7V，可以認(rèn)為是低電平。當(dāng)a、B和C都處于高電平（即3V電壓完全供應(yīng)）時(shí)，輸出f為3.7V，這是高電平。實(shí)現(xiàn)了與門邏輯電路。

或門邏輯電路

當(dāng)a、B、C中的一個(gè)發(fā)出高電壓時(shí)，輸出為高電平，否則為低電平。

非門邏輯電路]由晶體管（也稱為反相器）組成的非門電路。

它只有一個(gè)輸入。根據(jù)晶體管的特性，當(dāng)輸入為低電平（0V）時(shí)，晶體管工作在截止區(qū)。此時(shí)，基極到發(fā)射極的電流接近于0（僅包含少量泄漏電流，可以忽略），因此集電極電流接近于0（僅包含少量泄漏電流，可以忽略）。輸出y在電壓源的作用下含有高電平。當(dāng)輸入為高電平（3V）時(shí)，三極管工作在飽和區(qū)。此時(shí)，集電極結(jié)和發(fā)射極結(jié)正偏壓，

基極和發(fā)射極之間的電壓約等于基極和集電極之間的電壓，由于發(fā)射極接地，輸出為低電平。