如何區(qū)分quartusii和ise？Quartus II是Altera公司的綜合PLD/FPGA開發(fā)軟件。包括原理圖、VHDL、veriloghdl、AHDL（Altera硬件支持描述語言）等設(shè)計輸入

如何區(qū)分quartusii和ise？

Quartus II是Altera公司的綜合PLD/FPGA開發(fā)軟件。包括原理圖、VHDL、veriloghdl、AHDL（Altera硬件支持描述語言）等設(shè)計輸入形式。Quartus II擁有自己的合成器和嵌入式仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計過程。ISE是使用Xilinx的FPGA的必要設(shè)計工具。可供下載的最新版本是14.4。它可以完成FPGA開發(fā)的全過程，包括設(shè)計輸入、仿真、綜合、版圖布線、生成位文件、組態(tài)和在線調(diào)試等，除了功能齊全、使用方便外，ISE還具有很好的設(shè)計性能。對于ISE 9。十、 它的設(shè)計性能平均比其他解決方案快30%。其集成的時序收斂過程集成了增強的物理優(yōu)化，提供了最佳的時鐘布局、更好的封裝和時序收斂映射，從而獲得更高的設(shè)計性能。

如何在ISE環(huán)境中使用ModelSim仿真？

生成ISE仿真庫文件，開始-所有程序-Xilinx ISE Design suits->ise desin tools->tools->simulation library編譯向?qū)?，選擇所需版本，選擇Modelsim se，選擇語言，支持的FPGA芯片，庫類型等，點擊生成，此過程可能需要10分鐘以上。生成庫之后，此時您將在ISE安裝目錄中看到一個庫模型sim.ini在ISE的安裝目錄中模型sim.ini打開它并將陰影的內(nèi)容復(fù)制到模型sim.ini注意：您需要更改此文件的屬性-刪除只讀屬性，具體請參見以下頁面第1頁。打開ISE Project Navigator2.Edit-“彈出窗口中的首選項以在XC6VLX240T上設(shè)置圖表右鍵單擊-”此時可以在ISE中調(diào)用emulator selection Modelsim SE Verilog進(jìn)行模擬。