可編輯邏輯器件一般分為哪四種？可編程邏輯器件一般分為只讀存儲器ROM、可編程掩膜存儲器PROM、紫外線擦除可編程存儲器EPROM和電擦除可編程存儲器EEPROM四種可編程邏輯器件?？删幊踢壿嬈骷陌l(fā)展

可編輯邏輯器件一般分為哪四種？

可編程邏輯器件一般分為只讀存儲器ROM、可編程掩膜存儲器PROM、紫外線擦除可編程存儲器EPROM和電擦除可編程存儲器EEPROM四種可編程邏輯器件。

可編程邏輯器件的發(fā)展史？

70年代：出現(xiàn)只讀存儲器PROM (Programmable Read only Memory)，可編程邏輯陣列器件PLA (Programmable Logic Array)70年代末：AMD推出了可編程陣列邏輯PAL (Programmable Array Logic)80年代：Lattice公司推出了通用陣列邏輯GAL ( Generic Array Logic)80年代中：Xilinx公司推出了現(xiàn)場可編程門陣列FPGA (Field Programmable GateArray )。Altera公司推出了可擦除的可編程邏輯器件EPLD (Erase Programmable LogicDevice)，集成度高，設(shè)計(jì)靈活，可多次反復(fù)編程90年代初：Lattice公司又推出了在系統(tǒng)可編程概念I(lǐng)SP及其在系統(tǒng)可編程大規(guī)模集成器件ispLSI)現(xiàn)以Xilinx、Altera、Lattice為主要廠商，生產(chǎn)的FPGA單片可達(dá)上千萬門、速度可實(shí)現(xiàn)550MHz，采用65nm甚至更高的光刻技術(shù)。

可編程邏輯器件與單片機(jī)的優(yōu)缺點(diǎn)？

簡單地說，可編程邏輯器件是在硬件結(jié)構(gòu)的基礎(chǔ)上直接進(jìn)行運(yùn)算，優(yōu)點(diǎn)在于運(yùn)算速度快，比如加減法都有邏輯門電路直接運(yùn)算 單片機(jī)采用的是寄存器或ram存儲變量 然后對他們在ram中進(jìn)行數(shù)據(jù)處理，速度沒有PLC快 對于一些高速算法 或者運(yùn)算量較大 用PLC或者FPGA的優(yōu)勢明顯

15芯片邏輯功能是什么？

邏輯芯片又叫可編程邏輯器件，英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。

計(jì)算類芯片也稱邏輯電路，是一種離散信號的傳遞和處理，以二進(jìn)制為原理、實(shí)現(xiàn)數(shù)字信號邏輯運(yùn)算和操作的電路, 它們在計(jì)算機(jī)、數(shù)字控制、通信、自動(dòng)化和儀表等方面中被大量運(yùn)用。邏輯電路可以分為標(biāo)準(zhǔn)化和非標(biāo)準(zhǔn)化兩大類。

邏輯芯片和存儲芯片的區(qū)別？

儲存特別dram，越往下做越難。首先是工藝的限制，量產(chǎn)的工藝有多小就能用多小。但是儲存芯片不行，電容得大，sa這些東西得準(zhǔn)。小不是最重要的。

其次邏輯芯片集成度相對來說更低，同樣情況下產(chǎn)量肯定更高。

第三就是邏輯芯片的犯錯(cuò)空間比較大，小和快就夠了，儲存吃準(zhǔn)確度，工藝做得到設(shè)計(jì)不一定敢這么做。

邏輯芯片和存儲芯片的區(qū)別？

邏輯芯片又叫可編程邏輯器件，英文 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。

存儲芯片，是嵌入式系統(tǒng)芯片的概念在存儲行業(yè)的具體應(yīng)用。因此，無論是系統(tǒng)芯片還是存儲芯片，都是通過在單一芯片中嵌入軟件，實(shí)現(xiàn)多功能和高性能，以及對多種協(xié)議、多種硬件和不同應(yīng)用的支持。

邏輯芯片和存儲芯片的區(qū)別

邏輯芯片的工藝目前還在20nm左右，比如Intel的CPU，而存儲芯片都已逼近10nm，比如閃存，到底2者有何不同？

1） 差異：兩種芯片工藝的不同主要是由兩種芯片的核心部件-晶體管的結(jié)構(gòu)/工作模式的差異造成，可參考半導(dǎo)體器件相關(guān)的書籍和論文。

2） 尺寸：從gate length這個(gè)指標(biāo)來看，你說的沒錯(cuò)，2D NAND Flash的uncontacted poly的half pitch目前已經(jīng)優(yōu)于14/16nm FINFET的Lg。根據(jù)ITRS 2015數(shù)據(jù)，前者為15nm，后者為24nm。[1]

3） 命名：但需要說明的是，半導(dǎo)體工業(yè)界對邏輯產(chǎn)品（MPU/ASIC）和非揮發(fā)存儲器(Flash)的工藝節(jié)點(diǎn)（technology node）的命名是不同的。在相當(dāng)長1段時(shí)間內(nèi)，前者用的是contacted metal line的half pitch，后者用的是uncontacted poly（floating gate）的half pitch。前者的physical Lg實(shí)際上比節(jié)點(diǎn)數(shù)字更小，而后者中的SL/BL的Lg比節(jié)點(diǎn)數(shù)字更大。[2]

4） 新結(jié)構(gòu)：然而3）中的定義方式隨著近幾年新型器件的步入市場也發(fā)生了變化，如FINFET和3D NAND。以2）中所舉例的14/16nm FINFET工藝為例，其contacted metal line的half pitch為2⑧nm，而非標(biāo)稱的14/16nm。而3D NAND的節(jié)點(diǎn)命名已改為minimum array half pitch，約為⑧0nm。[1]

5） 估算：由于標(biāo)稱節(jié)點(diǎn)數(shù)字與實(shí)際工藝參數(shù)之間的差異，以及各家公司的命名也存在差異，易造成混亂，于是ASML給出了1個(gè)估算式，可以根據(jù)各家公司的實(shí)際工藝參數(shù)推算出1個(gè)與標(biāo)稱節(jié)點(diǎn)數(shù)字相近的數(shù)字，目前為業(yè)界所普遍采用。[3]

6） 先進(jìn)度：目前，兩種芯片的結(jié)構(gòu)存在較大差異，且各自有各自的評價(jià)方式，所以并不好說誰的工藝技術(shù)更先進(jìn)，只能說分別在自己的道路上追求更加極致的性能。