CPLD支持什么在線(xiàn)調(diào)試工具？一、實(shí)驗(yàn)?zāi)康?.熟得不能再熟CPLD的開(kāi)發(fā)軟件的基本都使用。2.能夠掌握CPLD邏輯電路設(shè)計(jì)方法。3.會(huì)用邏輯分析儀并且數(shù)字電路的測(cè)試分析什么。二、實(shí)驗(yàn)任務(wù)和內(nèi)容1.在C

CPLD支持什么在線(xiàn)調(diào)試工具？

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟得不能再熟CPLD的開(kāi)發(fā)軟件的基本都使用。

2.能夠掌握CPLD邏輯電路設(shè)計(jì)方法。

3.會(huì)用邏輯分析儀并且數(shù)字電路的測(cè)試分析什么。

二、實(shí)驗(yàn)任務(wù)和內(nèi)容

1.在CPLD中設(shè)計(jì)什么一個(gè)多位計(jì)數(shù)器電路，設(shè)計(jì)要求為：

（1）6位十進(jìn)制加法/減法計(jì)數(shù)器，運(yùn)行過(guò)程中可變動(dòng)加法或減法；

（2）輸入輸入數(shù)器信號(hào)頻率最高1MHz，信號(hào)電平為0～5V的脈沖信號(hào)。

（3）6位數(shù)碼管動(dòng)態(tài)掃描會(huì)顯示，沒(méi)顯示亮度均勻，不光芒閃爍。

（4）有手動(dòng)啟動(dòng)清零按鍵。

2．對(duì)設(shè)計(jì)的電路參與軟件仿真

3．計(jì)數(shù)器電路的CPLD直接下載、實(shí)驗(yàn)調(diào)試。

4．在用虛擬店邏輯分析儀通過(guò)調(diào)試和測(cè)試

三、實(shí)驗(yàn)器材

1.電子測(cè)量實(shí)驗(yàn)箱1臺(tái)

2．計(jì)算機(jī)(具備運(yùn)行windows2000和圖形化控件的能力1臺(tái)

3．函數(shù)發(fā)生器1臺(tái)

實(shí)驗(yàn)板1塊

5.短接線(xiàn)若干

四、實(shí)驗(yàn)原理

4.1CPLD詳細(xì)介紹

可編程邏輯器(PLD)是70年代發(fā)展起來(lái)的一種劃時(shí)代的研發(fā)新型邏輯器件，一般來(lái)說(shuō)，PLD器件是由用戶(hù)配置一般以能完成某種邏輯功能的電路。80年代末，美國(guó)ALTERA和XILINX公司常規(guī)E2CMOS工藝，分別所推出如此大規(guī)模和超大規(guī)模的急切可編程邏輯器件(CPLD)和現(xiàn)場(chǎng)可編程邏輯門(mén)陣列器件(FPGA)，這種芯片在都沒(méi)有達(dá)到高度集成度的同時(shí)，所本身的應(yīng)用靈活性和多組態(tài)功能是以往的LSI/VLSI電路無(wú)法媲美的。到90年代，CPLD/FPGA發(fā)展更為快速，不僅僅具有電橡皮擦功能特性，而且直接出現(xiàn)了邊緣掃描及在線(xiàn)編程等低級(jí)特性。別外，外圍I/O模塊擴(kuò)展了在系統(tǒng)中的應(yīng)用范圍和擴(kuò)展性。較具體用法的有XILINX公司的EPLD和ALTERA及LATTICE公司的CPLD。

CPLD/FPGA的設(shè)計(jì)開(kāi)發(fā)采用功能強(qiáng)大的EDA工具，是從符合國(guó)家規(guī)定國(guó)際標(biāo)準(zhǔn)的硬件具體描述語(yǔ)言(如VHDL或VERILOG-HDL)來(lái)通過(guò)電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開(kāi)發(fā)，開(kāi)發(fā)工具的通用性，設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化在內(nèi)設(shè)計(jì)過(guò)程幾乎與所帶的CPLD/FPGA器件的硬件結(jié)構(gòu)沒(méi)有關(guān)系，因?yàn)殡娔X設(shè)計(jì)成功的邏輯功能軟件有挺好的的兼容性和可移植性，變更土地性質(zhì)投入成本低；易學(xué)易用，的新便捷快速。

事實(shí)上CPLD、FPGA在內(nèi)其它類(lèi)型的PLD器件的結(jié)構(gòu)各有其特點(diǎn)和長(zhǎng)處，只不過(guò)簡(jiǎn)潔的語(yǔ)言起來(lái)它們都是由三大部分排成的：（1）三個(gè)二維的邏輯塊陣列，近似器件的邏輯排成核心；（2）輸入字母塊（3）連接到邏輯塊的互聯(lián)資源，連線(xiàn)資源由各種長(zhǎng)度的線(xiàn)段分成，也以及主要用于再連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程再連接控制開(kāi)關(guān)。

本CPLD實(shí)驗(yàn)電路板選用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特點(diǎn)為：84引腳Pin，內(nèi)部有128個(gè)宏單元、2500個(gè)正弦邏輯門(mén)、15ns的速度、PLCC84封裝形式。除電源引腳、地線(xiàn)引腳、全局控制引腳和JTAG引腳外，共可以提供了64個(gè)用下I/O腳，這些引腳這個(gè)可以橫豎斜配置為輸入、作為輸出和雙向。

vhdl引腳類(lèi)型？

端口的名稱(chēng)是數(shù)以萬(wàn)計(jì)的，因?yàn)槎丝诿Q(chēng)是用戶(hù)自己定義的，如果能條件符合VHDL標(biāo)示符的規(guī)定就行。

端口的信號(hào)模式只能5種：流入實(shí)體IN、黑色的血實(shí)體out、時(shí)分復(fù)用的上下行端口（既可以不泄入也可以不溢出實(shí)體，但肯定不能同時(shí)）INOUT、內(nèi)帶反饋處理的輸出端口（在黑色的血實(shí)體的同時(shí)，又倒灌實(shí)體）BUFFER、無(wú)某種特定方向LINKAGE。