FPGA各電源的作用？FPGA是一種多電源需求的芯片，主要注意有3種電源需求：VCCINT：核心工作電壓，PCI Express(PCIe)硬核IP模塊和收發(fā)器物理編碼子層(PCS)電源。一般電壓都比

FPGA各電源的作用？

FPGA是一種多電源需求的芯片，主要注意有3種電源需求：

VCCINT：核心工作電壓，PCI Express(PCIe)硬核IP模塊和收發(fā)器物理編碼子層(PCS)電源。一般電壓都比較高，目前正確的FPGA都在1.2V左右。為FPGA的內(nèi)部各種邏輯供電，電流從幾百毫安到幾安不等，具體取決于它內(nèi)部邏輯的工作時(shí)鐘速率和所占用的邏輯資源。對(duì)此這個(gè)電源來(lái)說(shuō)，負(fù)載時(shí)一個(gè)一定高度容性阻抗，對(duì)電源的瞬態(tài)響應(yīng)沒(méi)有要求很高，并且由于驅(qū)動(dòng)電壓低工作電流大，對(duì)PCB的布線(xiàn)電阻非常很敏感，不需要特別再注意走線(xiàn)寬度，盡肯定下降布線(xiàn)電阻受到的耗費(fèi)。

VCCA：正常情況為2.5V，PLL模擬電源。除非沒(méi)有PLL，也必須要上電。模擬類(lèi)的組件對(duì)電源的電源暫時(shí)抑制比（PSRR）也就是電源噪聲，或是說(shuō)電源紋波更加敏感，因?yàn)檎Ｇ闆r會(huì)用一個(gè)獨(dú)立的供電電源。這個(gè)電源的電流需求好象都很大，但對(duì)電源的噪聲容忍度比較高。所以我應(yīng)該要盡肯定的提高其電源純凈度。比如不直接用開(kāi)關(guān)電源電源供電，先在用LDO穩(wěn)壓后再補(bǔ)充不足VCCA。

VCCD_PLL：正常情況為1.2V，PLL數(shù)字電源。

VCCIO：FPGA每天都要與功能高效相同電平接口的芯片通信，所以常見(jiàn)都會(huì)支持非常多的電平標(biāo)準(zhǔn)。例如1.2，1.5，1.8，2.5，3.0，3.3。VCCIO應(yīng)該是為FPGA的I/O驅(qū)動(dòng)邏輯供電。FPGA目的是同時(shí)能和多種相同的電平標(biāo)準(zhǔn)接口芯片通信，Vcco大多數(shù)以BANK為界，互相之間彼此獨(dú)立，也就是說(shuō)在那一顆FPGA芯片上同時(shí)必然哪一種不同的I/O電壓。當(dāng)然了同一個(gè)BANK只有存在1種I/O電壓。在使用中請(qǐng)?jiān)敿?xì)點(diǎn)閱讀官方資料手冊(cè)，以防設(shè)計(jì)錯(cuò)誤。

fpga實(shí)現(xiàn)邏輯的基本單元？

FPGA基于邏輯的基本是單元：

ALTERA叫作LE(Logic Element),

XILINK叫做LC(Logic Cell)。

邏輯單元比較多由兩部分排成：查找表(LUT)、可編程寄存器。

查看表作用于能完成用戶(hù)要的邏輯功能，一般為4鍵入1輸出的組合邏輯。

可編程寄存器是可以配置成D觸發(fā)器、T觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器，每個(gè)寄存器真包含四個(gè)輸入輸入信號(hào)：時(shí)鐘輸入、時(shí)鐘使能、復(fù)位輸入、數(shù)據(jù)輸入。

FPGA中的DCM指的是什么？

FPGA當(dāng)中的其中一普通資源——DCM（數(shù)字時(shí)鐘管理單元Digital Clock Manager）。DCM當(dāng)中中有一個(gè)DLL（延遲高完全鎖定電路Delay-LockedLoop），可以不能提供對(duì)時(shí)鐘信號(hào)的二倍頻和分頻功能，但是都能夠保護(hù)各輸出時(shí)鐘之間的相位關(guān)系，即零時(shí)鐘偏差。

并且，對(duì)于分頻時(shí)鐘，可以再依靠DCM的分頻功能，最終達(dá)到省掉分頻寄存器，徹底地地解決了CLK_2X和CLK_1X之間的時(shí)鐘偏差。但更適合的選擇，是不使用DCM的倍頻功能，那樣只必須為FPGA馬上準(zhǔn)備一個(gè)40MHz的低頻時(shí)鐘輸入，要比80MHz來(lái)說(shuō)要更不容易利用。