乘法電路原理？主流的數(shù)字乘法器是Booth乘法器，網(wǎng)上有Booth乘法器的HDL電路具體描述代碼，你可以去看看它的原理。簡單來說就是演示筆算中乘數(shù)和被乘數(shù)各為（0，0）、（0，1）、（1，0）、（1，

乘法電路原理？

主流的數(shù)字乘法器是Booth乘法器，網(wǎng)上有Booth乘法器的HDL電路具體描述代碼，你可以去看看它的原理。

簡單來說就是演示筆算中乘數(shù)和被乘數(shù)各為（0，0）、（0，1）、（1，0）、（1，1）這四種情況下運(yùn)算結(jié)果出來的中間值和規(guī)律，然后把按照乘數(shù)的位置接受一定會次數(shù)的左彎曲變形不能操作，最后匯總資料相乘。

古代CPU為了優(yōu)化，還會引導(dǎo)出LUT查找表，也就是準(zhǔn)備好把8bit以內(nèi)所有乘數(shù)可能的情況（2^8256）算出不出來后再存儲文件在CPU內(nèi)部的一個特殊能量的ROM里面，要算出的時候直接直接輸入委托位置上的值是多少，那結(jié)果應(yīng)該是多少。

這個直接輸入表如果相當(dāng)大的情況下，計算出8bit或是16bit以內(nèi)的乘法很可能只必須一個周期，只不過本質(zhì)上是LUT查表，LUT表正常情況相當(dāng)小所以編址和訪問網(wǎng)絡(luò)速度極快，才能基于單周期乘法。

另外一種思路是參照FPGA的LogicElement規(guī)格，廠商據(jù)有所不同芯片器件制定并執(zhí)行隨機(jī)的“成本模型”，因此根據(jù)相同的乘數(shù)，使用相同的偏文科類方案。

.例如在數(shù)字電路中要是不需要換算n*6，F(xiàn)PGA綜合考器會依據(jù)什么目標(biāo)器件的成本模型你選擇偏文科類成n2nn這種邏輯單元或者n2n1甚至還更多方案，至于你選哪種方案，變會據(jù)成本模型來決定，也就是計算不知道是（左移位）極其節(jié)約時間Logic Element我還是-（減法，也就是補(bǔ)碼加法）越來越節(jié)省LogicElement來你選看專業(yè)方案，而大多數(shù)是grip比adder的電路面積會更小，所以才后者方案應(yīng)用大量。