quartus ii怎么運(yùn)行代碼？然后打開quartusii,然后把直接點(diǎn)擊設(shè)置里就能運(yùn)行代碼quartus2圖形總線怎么連？你用的什么編輯器。原理圖真接接線就行了澀。HDL語言的話也可以生成模塊，后

quartus ii怎么運(yùn)行代碼？

然后打開quartusii,然后把直接點(diǎn)擊設(shè)置里就能運(yùn)行代碼

quartus2圖形總線怎么連？

你用的什么編輯器。原理圖真接接線就行了澀。HDL語言的話也可以生成模塊，后再原理圖動(dòng)態(tài)鏈接庫。或則直接用元件例化！

quartus2中怎么把之前自己設(shè)計(jì)過的器件加進(jìn)來？

把能生成的bdf文件剪切粘貼到目標(biāo)工程文件夾的根目錄下再execute即可

quartusii13.0怎么恢復(fù)到最初的設(shè)置？

在可以打開”Tools”–”O(jiān)ption”對話框的

全選DisplayTabsafterchildwindow此項(xiàng)即可

quartus的優(yōu)缺點(diǎn)？

優(yōu)點(diǎn)：

支持什么多時(shí)鐘每隔幾小時(shí)分析什么；更易管腳分配和時(shí)序約束；強(qiáng)大無比的HDL綜合能力；中有有MaxplusII的GUl，且易被MaxplusII的工程穩(wěn)當(dāng)?shù)刂虚g過渡到QuartusII開發(fā)環(huán)境；是對Fmax的設(shè)計(jì)具有挺好的效果；支持的器件種類許多；接受Windows、Solaris、Hpux和Linux等多種操作系統(tǒng)；第三方工具如綜合、仿真等的鏈接。

缺點(diǎn)：

暫時(shí)沒有缺點(diǎn)。

quartus項(xiàng)目建立好了怎么查看路徑？

有modelsim_altera版本的安裝一下就可以不仿真，兩種應(yīng)該是安裝好其它的modelsim軟件后在quartusII軟件中tools-options-general-EDAtooloptions中設(shè)置中modelsim的路徑

【quartus】原理圖輸入設(shè)計(jì)詳解攻略？

這里我們默認(rèn)您巳經(jīng)新建項(xiàng)再說工程，在【File】菜單下點(diǎn)擊【New】，即自動(dòng)彈出用戶設(shè)計(jì)組建向?qū)?，在【New】中選擇【DesignFiles】-【BlockDiagram/SchematicFile】原理圖文件輸入

建立起原理圖設(shè)計(jì)文件

動(dòng)態(tài)鏈接庫參數(shù)化元件，在繪圖區(qū)左鍵雙擊鼠標(biāo)左鍵，即彈出對話框去添加符號元件的窗口

三個(gè)調(diào)用然后輸入端口“input”和邏輯器件“74138”

繪圖操縱不能操作，建議使用縮放比例工具按鈕后，請切換到回按鈕（你選及畫線工具），才能對繪圖接受可以編輯。

從符號庫中調(diào)出需要的再輸入、輸出端口，排放整齊

完成畫線連接操作（鼠標(biāo)放端點(diǎn)處，會不自動(dòng)捕抓，首先按住左鍵拖動(dòng)到目標(biāo)處，釋放后即結(jié)束一次畫線操作）

鼠標(biāo)左鍵鼠標(biāo)雙擊端口名，如圖示74138電路Y7N端所示，然后鍵入用戶自定義的名字表就行。74138邏輯測試3電路原理圖設(shè)計(jì)完畢！

在下拉菜單【Processing】中中,選擇【StartCompilation】，啟動(dòng)全程編譯器

3個(gè)半小時(shí)程序編譯分析報(bào)告：

選擇類型Processing/StartCompilation,手動(dòng)完成結(jié)論、排錯(cuò)、綜合、適配問題、匯編及時(shí)序分析的全過程。

編譯過程中，錯(cuò)誤`信息下方的信息欄下達(dá)命令（藍(lán)色的字體）。右擊此信息，也可以定位到錯(cuò)誤`所在的位置處，改正后在此進(jìn)行編譯器轉(zhuǎn)眼排除腎炎所有錯(cuò)誤；

編譯器完成后，會提示框編譯報(bào)告，不顯示相關(guān)編譯信息。

QuartusII的編譯器由一系列一次性處理模塊構(gòu)成；這些模塊共同負(fù)責(zé)對設(shè)計(jì)項(xiàng)目的檢錯(cuò)、邏輯綜合、結(jié)構(gòu)綜合、輸出結(jié)果的編輯配置，包括時(shí)序分析；

在這一過程中，將設(shè)計(jì)項(xiàng)目全面兼容到FPGA/CPLD目標(biāo)器件中，同樣的出現(xiàn)通用運(yùn)輸?shù)妮敵龅臀募?，如功能和時(shí)序信息文件，器件編程的目標(biāo)文件；

編譯器是需要檢查出工程設(shè)計(jì)文件中可能會的錯(cuò)誤`信息，以供設(shè)計(jì)者排除，后再產(chǎn)生一個(gè)結(jié)構(gòu)化的網(wǎng)表文件表達(dá)出的電路原理圖文件；

工程程序編譯結(jié)束后，設(shè)計(jì)結(jié)果是否滿足的條件設(shè)計(jì)要求，也可以時(shí)序仿真來分析什么；成立波形矢量文件

先添加引腳節(jié)點(diǎn)，選擇菜單【View】-【UtilityWindows】-【NodeFinder】命令

在Filter下選擇“Pins：unassigned”，再右擊“List”，列一引腳端口

在Nodes Found下方的列表下你選所列出的端口，將其拖放波形文件的引腳編輯區(qū)

系統(tǒng)設(shè)置仿真設(shè)計(jì)時(shí)間長度，你選菜單【Edit】-【EndTime】命令，默認(rèn)為1us，這里將其可以設(shè)置為100us

設(shè)置仿真設(shè)計(jì)時(shí)間周期，中,選擇菜單【Edit】-【GridSize…】命令，默認(rèn)為10ns，導(dǎo)致競爭冒險(xiǎn)的存在，在仿真時(shí)信號波形和大量毛刺混疊在一起，會影響仿真結(jié)果，因此，這里可以設(shè)置為500ns

編輯器輸入端口信號，不使用窗口縮放（左鍵可以放大，右鍵收縮）把波形比例縮放到最合適程度

起動(dòng)時(shí)序仿真，在下拉菜單【Processing】中選擇類型【StartSimulation】，結(jié)論波形可以說，與74LS138功能真值表完全不同，結(jié)果正確