74ls161為什么有兩個(gè)使能端？74ls161是一個(gè)4位二進(jìn)制同步計(jì)數(shù)器。為了實(shí)現(xiàn)同步功能，控制部分比較復(fù)雜，一個(gè)芯片只有4位。兩個(gè)使能端易于多級級聯(lián)，形成多位同步計(jì)數(shù)器。74ls138解碼器有三個(gè)

74ls161為什么有兩個(gè)使能端？

74ls161是一個(gè)4位二進(jìn)制同步計(jì)數(shù)器。為了實(shí)現(xiàn)同步功能，控制部分比較復(fù)雜，一個(gè)芯片只有4位。兩個(gè)使能端易于多級級聯(lián)，形成多位同步計(jì)數(shù)器。74ls138解碼器有三個(gè)片選端子，也很好用。

同步計(jì)數(shù)器級聯(lián)使用時(shí)，要求輸出數(shù)據(jù)同時(shí)翻轉(zhuǎn)，161的進(jìn)位信號控制下一個(gè)芯片的使能端(片選)。允許下一個(gè)芯片計(jì)數(shù)時(shí)，第九個(gè)時(shí)鐘前沿已經(jīng)過去，計(jì)數(shù)器還沒有計(jì)數(shù)，只是在第十個(gè)時(shí)鐘到來時(shí)計(jì)數(shù)，各級計(jì)數(shù)器同步輸出。同步計(jì)數(shù)器的時(shí)鐘同時(shí)加到每個(gè)觸發(fā)器上，這就是同步計(jì)數(shù)；異步計(jì)數(shù)器的時(shí)鐘只加在第一個(gè)觸發(fā)器上，進(jìn)位信號作為下一級的時(shí)鐘輸入，是一種結(jié)構(gòu)簡單、異步輸出的串行計(jì)數(shù)器。

這類問題應(yīng)該貼在 "工程技術(shù)科學(xué)與工程。

時(shí)序邏輯電路的設(shè)計(jì)方法是什么？

時(shí)序邏輯電路定義

在數(shù)字電路中

理論上，時(shí)序邏輯電路

意味著電路在任意時(shí)刻的穩(wěn)態(tài)輸出不僅取決于當(dāng)前輸入，還取決于前一時(shí)刻輸入形成的狀態(tài)。這類似于組合邏輯電路

相反，組合邏輯的輸出將只與當(dāng)前輸入有函數(shù)關(guān)系。換句話說，時(shí)序邏輯有存儲元件來存儲信息，而組合邏輯沒有。

從時(shí)序邏輯電路中，可以構(gòu)建兩種形式的有限狀態(tài)機(jī):

摩爾有限狀態(tài)機(jī)

輸出只與內(nèi)部狀態(tài)有關(guān)。(因?yàn)閮?nèi)部狀態(tài)只會在時(shí)鐘觸發(fā)邊沿時(shí)改變，所以輸出值只會在時(shí)鐘邊沿時(shí)改變)

米莉有限狀態(tài)機(jī)

輸出不僅與當(dāng)前內(nèi)部狀態(tài)有關(guān)，還與當(dāng)前輸入有關(guān)。

因此，時(shí)序邏輯被用于構(gòu)建某種形式的計(jì)算機(jī)存儲器、延遲和存儲單元以及有限狀態(tài)自動(dòng)機(jī)。大多數(shù)真實(shí)的計(jì)算機(jī)電路是組合邏輯和時(shí)序邏輯的混合。

時(shí)序邏輯電路的特性

功能特點(diǎn)

電路在一定采樣周期內(nèi)的穩(wěn)態(tài)輸出Y(n)不僅取決于采樣周期內(nèi)的瞬時(shí)輸入X(n)，還取決于電路的初始狀態(tài)Q(n)。(Q(n)通常記錄以前周期的輸入。)

結(jié)構(gòu)特點(diǎn)

除了組合電路之外，時(shí)序電路必須包含用于存儲信息的存儲電路:觸發(fā)器、寄存器和計(jì)數(shù)器。

等等。

時(shí)序電路分類

根據(jù) "功能、用途及分為:

注冊

；

計(jì)數(shù)器(分頻器)

；

順序脈沖發(fā)生器

；

順序脈沖檢測器

；

塊轉(zhuǎn)換器

；…

根據(jù) "動(dòng)作特征與技巧對于每個(gè)觸發(fā)器，它分為:

同步時(shí)序電路:電路中所有觸發(fā)器的狀態(tài)變化是同步的。它的時(shí)鐘方程式:cp1cp2...cpkcp ↓(或者CP↑)。也就是說，所有CP端子連接在一起，并由CP信號的同一有效邊沿觸發(fā)。

異步時(shí)序電路:

電路中根本沒有CP同步信號。

對于相同的CP脈沖，每個(gè)觸發(fā)是不相同的由有效邊沿觸發(fā)。

摩爾型和米萊型。

摩爾型:電路的輸出Yn只取決于每個(gè)觸發(fā)器的輸出Q n，而與外部輸入x n無關(guān)，即:yn f (q n)。

Milli型:電路的輸出Yn不僅取決于每個(gè)觸發(fā)器的輸出Q n，還取決于外部輸入x n .即:yn f (q n，X n)。

"完全描述 "和 "不完全描述 "具有k個(gè)狀態(tài)變量的時(shí)序電路(k個(gè)觸發(fā)器)最多可以描述k個(gè)不同的狀態(tài)。

如果電路功能必須用幾種狀態(tài)來描述，則稱之為 "完全描述 "(二進(jìn)制)；

如果只描述了一個(gè)狀態(tài)的一部分，則稱之為 "不完全描述 "(非二進(jìn)制)。

以上是數(shù)字邏輯電路的基礎(chǔ)知識，什么是時(shí)序邏輯電路？

特定設(shè)備:

觸發(fā)器:rs觸發(fā)器，D觸發(fā)器，T觸發(fā)器，JK觸發(fā)器等。

計(jì)數(shù)器:74LS161，74LS163，74LS290等。