怎么在quartusii里仿真波形調整時間長度？先在在Edit-EndTime調回來要想的結束時間，再在Overwrite Clock（會顯示界面左邊的小按鈕）調波形周期（周期1s）后來在Edit-G

怎么在quartusii里仿真波形調整時間長度？

先在在Edit-EndTime調回來要想的結束時間，再在Overwrite Clock（會顯示界面左邊的小按鈕）調波形周期（周期1s）

后來在Edit-GridSize調Timeperiod自己梳理出的，結果波形軸時間間隔為1s

【quartus】原理圖輸入設計詳解攻略？

這里我們設置您巳經新建任務完了工程，在【File】菜單下點擊【New】，即提示框用戶設計確立向導，在【New】中選擇【DesignFiles】-【BlockDiagram/SchematicFile】原理圖文件輸入

確立原理圖設計文件

動態(tài)創(chuàng)建參數化元件，在繪圖區(qū)鼠標雙擊鼠標左鍵，即提示框添加符號元件的窗口

各全局函數鍵入端口“input”和邏輯器件“74138”

繪圖壓制不能操作，在用圖像大小工具按鈕后，請快速切換回按鈕（選擇類型及畫線工具），才能對繪圖通過編輯器。

從符號庫中打開系統要的再輸入、輸出端口，排放整齊

完成畫線連接操作（鼠標放到端點處，會自動捉捕，按過左鍵拖拽到目標處，釋放后即結束第二次畫線操作）

鼠標左鍵雙擊端口名，如圖示74138電路Y7N端所示，就輸入用戶自定義的名字去掉。74138邏輯測量電路原理圖設計完畢！

在下拉菜單【Processing】中你選擇【StartCompilation】，正常啟動全程代碼編譯

50分鐘編譯器分析報告：

中,選擇Processing/StartCompilation,自動能夠完成講、排錯、綜合、完全適配、匯編及時序分析的全過程。

編譯過程中，錯誤`信息下方的信息欄下指示（藍色字體）。鼠標雙擊此信息，也可以定位到錯誤`的地方處，改正后在此通過編譯程序至使排除所有錯誤；

代碼編譯成功了后，會彈出來編譯報告，總是顯示去相關編譯信息。

QuartusII的編譯器由一系列全面處理模塊構成；這些模塊專門負責對設計項目的檢錯、邏輯綜合、結構綜合、輸出結果的編輯配置，包括時序分析；

在這一過程中，將啊,設計項目完全適配到FPGA/CPLD目標器件中，同時有一種多用途的輸出來文件，如功能和時序信息文件，器件編程的目標文件；

編譯器首先檢查一下出工程設計文件中肯定的出現了錯誤信息，以供設計者可以排除，然后再有一種一個結構化的網表文件怎樣表達的電路原理圖文件；

工程編譯程序能完成后，設計結果有無滿足設計要求，這個可以按照時序仿真來分析什么；建立波形矢量文件

先添加引腳節(jié)點，選擇類型菜單【View】-【UtilityWindows】-【NodeFinder】命令

在Filter下你選擇“Pins：unassigned”，再右擊“List”，列出引腳端口

在Nodes Found下方的列表下選擇類型所列一的端口，將其拖放在波形文件的引腳編輯區(qū)

設置里仿真時間長度，你選菜單【Edit】-【EndTime】命令，默認為1us，這里將其設置里為100us

設置里仿真時間周期，選擇類型菜單【Edit】-【GridSize…】命令，默認為10ns，由于競爭冒險的存在，在仿真時信號波形和大量毛刺混疊在一起，會影響仿真結果，因此，這里設置為500ns

編輯器鍵入端口信號，使用窗口圖像大?。ㄗ箧I放大縮小，右鍵漲大）把波形圖像大小到合適程度

啟動時序仿真，在下拉菜單【Processing】中你選擇【StartSimulation】，講波形可見，與74LS138功能真值表同一，結果正確