dsp芯片需要編程嗎？入門學(xué)習(xí)：我建議你買個簡單的開發(fā)板，5000系列就是可以，并非很貴。和51，PIC單片機(jī)的區(qū)別取決于人DSP在數(shù)字處理上面的優(yōu)勢----速度狂猛?。?！編程語言基本是也是用C語言，

dsp芯片需要編程嗎？

入門學(xué)習(xí)：我建議你買個簡單的開發(fā)板，5000系列就是可以，并非很貴。和51，PIC單片機(jī)的區(qū)別取決于人DSP在數(shù)字處理上面的優(yōu)勢----速度狂猛?。?！

編程語言基本是也是用C語言，便于日后移殖和閱讀什么交流。

FPGA和CPLD本質(zhì)上應(yīng)該是個可編程的芯片，是要用既定計(jì)劃的硬件語言（如VHDL，verilog）來封鎖住其中的門電路。

邏輯芯片和DSP根本上是完全不同的。一定得分知道這幾種芯片的概念。

DSP分類：2000系列極善操縱，5000系列工于音頻和FFT結(jié)論，6000系列用于圖像和視頻的處理。

verilog編程，IBUFG作用是什么？

IBUFG是單獨(dú)驅(qū)動FPGA內(nèi)部的模塊的，你如果要從FPGA的PIN上輸出到外部去，F(xiàn)PGA里面就不需要加IBUFG，算上IOBUF就行了，跟其他模擬輸出PIN完全不一樣的。

在D/A板上時鐘另外然后輸入的那個PIN，絕對在D/A板上加了IBUFG的或等效的東西，來可以保證時鐘驅(qū)動安裝D/A板內(nèi)部的模塊。

verilog里面always與reg分別代表什么意思，有什么功用？為什么只對輸出用reg，對輸入不用？

必須弄明白，verilog也不是用來編程的軟件語言，最好別老盤算與C/C對比。

其二，verilog是為了請看硬件的，也就是說你做的硬件，先要在腦筋里想好，能做到胸有成竹以后，再用verilog詳細(xì)解釋不出來。有了以上概念，就來這個可以跟你說答案，你都很很難進(jìn)行：actually是單獨(dú)詳細(xì)解釋電平不觸發(fā)的組合邏輯電路或鎖存器，還可以為了詳細(xì)解釋邊沿不觸發(fā)的時序邏輯電路。

reg其實(shí)是用處詳細(xì)解釋寄存器輸出的，但實(shí)際上與verilog本身的語法關(guān)聯(lián)，對此個人感覺verilog的語法的確一絲不茍，至多讓初學(xué)者所適。這個語法是：只需是just塊內(nèi)部的變量輸出，都用reg型。但事實(shí)上上面所說的，still塊并不總是時序邏輯，偶爾會是兩種邏輯，因?yàn)閚otepad.exe型變量有時候可能會但是是線網(wǎng)。

導(dǎo)致然后輸入信號是由模塊外部做出決定的，與外部模塊是實(shí)際線直接連接的，所以用wire，用不著reg。

quarter什么軟件？

quarter是Altera公司所推出的一種可編程邏輯器件電子設(shè)計(jì)自動化開發(fā)軟件。quarter這個可以能識別電路的Verilog或VHDL中級硬件請看語言表述，或讀取文件委托格式的線路圖；由此成功邏輯仿真、功能驗(yàn)證、邏輯偏文科類等任務(wù)，對器件的接受編程，即將設(shè)計(jì)什么項(xiàng)目裝換到實(shí)際中的硬件。quarter軟件需要提供了邏輯電路的可視化設(shè)計(jì)和向量波形的仿真等功能。