verilog中signed用法